AMD 라이젠을 시작으로 인텔의 저전력 CPU인 레이크필드에 칩렛 방식이 도입되었고, AMD와 엔비디아의 차세대 그래픽 카드와 인텔 메테오 레이크 CPU도 칩렛 방식이 적용될 것이라 이야기되는 가운데, 각 업체별 독자적인 칩렛 규격의 통일화를 위한 연합체가 출범했다.
AMD와 인텔, Arm, 구글 클라우드, 메타, MS, 퀄컴, 삼성, TSMC 등이 참여한 Universal Chiplet Interconnect Express (UCIe) 컨소시엄은 다이 투 다이(die-to-die) 연결 표준 수립 및 개방형 칩렛 생태계 조성을 위해 출범하였으며, 이를 통해 패키지 레벨의 통합과 최상의 다이 투 다이 연결 및 프로토콜에 대한 멀티 벤더 생태계 소비자들의 요구를 충족 시키기 위해 노력한다는 방침이다.
출범과 동시에 발표된 UCIe 1.0 규격은 PCIe 및 CXL( Compute Express Link) 기반으로 다이 투 다이 I/O 물리 레이어 및 프로토콜, 소프트웨어 스택을 정의하였으며, 올해 후반 새로운 UCIe 산업 조직이 통합되면 칩렛 폼 팩터, 관리, 강화된 보안, 필수 프로토콜 등을 포함해 회원사들의 차세대 UCIe 기술에 대한 작업이 시작될 예정이다.
한편, 인텔에서 발표한 포베로스, EMIB 등의 멀티 칩 패키징 기술은 서로 다른 공정과 아키텍처의 칩을 결합해 하나의 완성된 제품을 만들어내기 위한 기술로, AMD도 별도의 기술 명칭은 밝히지 않았지만 라이젠의 CPU 다이와 I/O 다이 결합에 사용된 기술도 기본적으로 동일한 개념의 기술이며, 이때 각 기능을 수행하는 단위 반도체를 칩렛으로 부른다.
이렇게 작은 단위로 칩렛을 제조할 경우 제조 수율 개선 및 성능, 전력 개선 효과가 기대되는데, CUEi 컨소시엄은 1.0 규격서 기존 오프 패키지 SerDes 방식에 비해 1/20 전력 범위서 20배의 IO 성능을 제공할 수 있다고 소개했다.
지금까지는 각 칩렛을 결합하는데 각 제조사별로 기술 개발이 필요한 반면, UCIe와 같은 통합 규격을 사용한다면 이론적으로 서로 다른 제조사의 칩렛을 결합한 제품 개발도 가능할 것으로 기대되는데, AMD GPU와 인텔 CPU 코어가 결합되었던 카비레이크-G와 같은 기상천외한 제품이 나올지 귀추가 주목된다.
[뉴스] AMD 3D 패키징 기술 '노벨 페키징 디자인' 특허 포착, 신규 라이젠 SoC에 적용? 
