¹ÝµµÃ¼ ¼³°èÀÚ»ê(IP) Ç÷§Æû Àü¹®È¸»ç ¿ÀÇ¿§ÁöÅ×Å©³î·ÎÁö(ÀÌÇÏ ¿ÀÇ¿§Áö, ´ëÇ¥ À̼ºÇö)°¡ 7nm (³ª³ë¹ÌÅÍ, 1nm´Â 10¾ï ºÐÀÇ 1m) °øÁ¤±â¼úÀ» Àû¿ëÇÑ LPDDR5X, HBM3 ¸Þ¸ð¸® Ç¥ÁØÀ» Áö¿øÇÏ´Â PHY(¹°¸®°èÃþ) IP Å×½ºÆ® Ĩ(¹ÝµµÃ¼ ½ÃÁ¦Ç°)À» ÃÖÃÊ·Î °³¹ßÇß´Ù.
À̹ø¿¡ ¼±Çà °³¹ßÇÑ ÃÖ°í ¼Óµµ 8533 Mbps LPDDR5X¿ë ¸Þ¸ð¸® Ç¥ÁØÀ» Áö¿øÇÏ´Â 7nm Å×½ºÆ® ĨÀº ¿ÀÇ¿§Áö°¡ ¼¼°è ÃÖÃÊ·Î ¼±º¸¿´´Ù. LPDDR5X ÀÌÀü ¸Þ¸ð¸® Ç¥ÁØ°úÀÇ È£È¯µµ °¡´ÉÇØ ÃÖÁ¾°í°´ÀÇ Á¦Ç° DRAMÀÇ ¼±ÅÃÀÇ Æøµµ ³ÐÇû´Ù. ´õºÒ¾î, µ¶ÀÚÀûÀÎ ½ºÄÉÁÙ¸µ ¾Ë°í¸®Áò¿¡ µû¶ó SoC(System-on-Chip)¿Í DRAM °£ °í¼Ó µ¥ÀÌÅÍ Åë½ÅÀ» Á¦¾îÇÏ´Â ¿ÀÇ¿§ÁöÀÇ DDR ¸Þ¸ð¸® ÄÁÆ®·Ñ·¯ IP Á¦Ç°°úÀÇ ½Ã³ÊÁö·Î ÀúÀü·Â DDR ¸Þ¸ð¸®½Ã½ºÅÛ¿¡¼ Â÷º°ÈµÈ ¼º´ÉÀ» Á¦°øÇÒ ¼ö ÀÖ°Ô µÆ´Ù.
LPDDR5X´Â ±¹Á¦¹ÝµµÃ¼Ç¥ÁØÇùÀDZⱸ (Joint Electron Device Engineering Council, JEDEC)°¡ Á¤ÇÑ LPDDR DRAM Ç¥ÁØ Áß °¡Àå ÃÖ½ÅÀÇ Ç¥ÁØÀ¸·Î LPDDR5¿¡ ÀÌÀº Â÷¼¼´ë °í¼º´É, ÀúÀü·Â ¸Þ¸ð¸®´Ù. Áß¾ÓÁýÁß ¼¹ö°¡ ¸ðµç µ¥ÀÌÅ͸¦ ó¸®Çϴ Ŭ¶ó¿ìµå ÄÄÇ»Æðú ´Þ¸® ºÐ»êµÈ ¿§Áö ȯ°æ¿¡¼ ½Ç½Ã°£À¸·Î ó¸®ÇÏ´Â ¿§Áö ÄÄÇ»ÆÃ(edge computing) ¿ëµµ·Î Àü·Â ¼Ò¸ð ¹× ó¸® ¼Óµµ¸¦ ÃÖÀûÈÇÑ Æ¯ÀåÁ¡ÀÌ ÀÖ´Ù.
|