인텔은 2023국제전자소자학회(IEDM)에서 미래 반도체 공정 로드맵을 지원할 획기적인 트랜지스터 확장 기술 및 연구개발(R&D) 성과를 발표했다.
인텔이 발표한 내용은 무어의 법칙을 이어가기 위해 지난 2021년 7월 발표한 리봇펫(RibbonFET)과 파워비아(PowerVia) 기술의 진전 사항으로, 이 자리에서 실리콘 트랜지스터와 질화갈륨(GaN) 트랜지스터를 패키징이 아닌 동일한 300mm 웨이퍼 상에서 대규모 3D 모놀리식 방식으로 통합할 수 있음을 선보였다.
이로써 무어의 법칙을 이어간다고 밝혔다. 본 행사에서 인텔 연구진은 후면 전력 공급 기술과 후면 직접 접촉 기술을 적용한 3D 적층형 상보형 금속 산화물 반도체(CMOS)의 진전을 공개했다. 또한, 후면 전력 공급을 위한 최근의 R&D 혁신을 확장하는 후면 접촉 기술을 발표했다.
인텔 컴포넌트 리서치 그룹은 인텔의 미래 지속적인 트랜지스터 확장을 위한 혁신 기술인 파워비아(PowerVia) 후면 전력 공급 기술, 첨단 패키징을 위한 유리 기판 및 포베로스 다이렉트(Foveros Direct) 등을 중심으로 인텔 공정 기술 로드맵을 발표했으며, 해당 공정은 10년 안에 양산이 시작될 것으로 예상 중이다.
인텔이 발표한 최신 트랜지스터 관련 연구 결과는 업계 최초로 게이트 피치를 60nm까지 감소시킨 상보형전계효과트랜지스터(CFET)를 수직으로 쌓아 올려 공간 효율성을 크게 높이고 성능을 향상 시킨다. 뿐만 아니라, 본 적층형 CFET는 후면 전력 공급 기술과 후면 직접 접촉 기술을 결합한다.
이는 인텔의 게이트올어라운드(GAA) 트랜지스터 리더십을 강조함은 물론 리본펫(RibbonFET) 이후의 혁신 역량과, 경쟁우위를 입증하기도 한다.
2024년부터 양산에 돌입하는 인텔 파워비아는 최초의 후면 전력 공급 솔루션으로, 인텔은 이와 더불어 트랜지스터를 공간 효율적인 방식으로 적층하기 위해서는 후면 접촉과 새로운 수직적 상호 연결 기술을 활용해야 한다는 점을 강조했다.
인텔은 업계 최초로 실리콘 트랜지스터와 질화갈륨(GaN) 트랜지스터를 통합한 300mm 웨이퍼(GaN-on-silicon)와 함께 전력 공급을 위한 고성능의 대규모 직접 회로 솔루션인 'DrGaN'도 시연하며, 이를 통해 미래 컴퓨팅의 높은 전력 밀도 및 효율성 요구사항에 맞춰 전력 공급 솔루션을 구현할 잠재력을 지니고 있다고 소개했다.
인텔은 이와 함께 트랜지스터의 물리적 게이트 폭을 10nm 미만으로 줄이기 위한 전이금속칼코겐화물(TMD) 2D 채널 소재, CMOS의 핵심 요소인 NMOS(N-채널 금속 산화물 반도체)와 PMOS(P-채널 금속 산화물 반도체)를 위한 고이동성 TMD 트랜지스터의 프로토타입을 선보인다. 또한, 세계 최초의 GAA 2D TMD PMOS 트랜지스터와 세계 최초의 300mm 웨이퍼 상에 제작된 2D PMOS 트랜지스터도 공개한다.
인텔 컴포넌트 리서치 그룹 총괄 산제이 나타라잔(Sanjay Natarajan)수석 부사장은 옹스트롬 시대에 접어들며 '4년 내 5개 노드 달성' 이상의 공정 기술 추구에 끊임없는 혁신이 그 어느 때보다 중요해졌다며, 이번 기술 발표에 대해 차세대 노트북용 컴퓨팅에 더욱 효율적으로 전력을 공급하고 트랜지스터를 확장할 수 있는 최첨단 기술 개발 역량을 갖췄다고 의미를 부였다.
[영상] 메인보드 제조사가 인텔과 AMD 중 선호하는 곳은?,한국 메인보드 시장 완전정복 
